실리콘 카바이드 기판의 탄소 캡슐화 결함에 대한 솔루션

글로벌 에너지 전환, AI 혁명, 차세대 정보기술의 물결 속에서 탄화규소(SiC)는 탁월한 물리적 특성으로 인해 '잠재적 소재'에서 '전략적 기초 소재'로 급속히 발전했습니다. 그 응용 분야는 전례 없는 속도로 확장되고 있으며 기판 재료의 품질과 일관성이 거의 극도로 요구되고 있습니다. 이로 인해 "탄소 캡슐화"와 같은 심각한 결함을 해결하는 것이 그 어느 때보다 시급하고 필요해졌습니다.

SiC 기판을 구동하는 첨단 애플리케이션

1.AI 하드웨어 생태계와 소형화의 한계:

• AI 안경을 예로 들면
• AR/VR 안경용 광도파로 소재.

차세대 AI 안경(AR/VR 기기)은 비교할 수 없는 몰입감과 실시간 상호작용을 위해 노력합니다. 이는 내부 코어 프로세서(예: 전용 AI 추론 칩)가 극도로 제한된 소형 공간 내에서 방대한 양의 데이터를 처리하고 상당한 열 방출을 처리해야 함을 의미합니다. 이 시나리오에서는 실리콘 기반 칩이 물리적 한계에 직면합니다.

AR/VR 광도파관은 장치 부피를 줄이기 위한 높은 굴절률, 풀 컬러 디스플레이를 지원하기 위한 광대역 전송, 고출력 광원의 열 방출을 관리하기 위한 높은 열전도율, 내구성을 보장하기 위한 높은 경도와 안정성이 필요합니다. 또한 대규모 제조를 위한 성숙한 마이크로/나노 광학 처리 기술과 호환되어야 합니다.

SiC의 역할: SiC 기판으로 만든 GaN-on-SiC RF/전력 모듈은 이러한 모순을 해결하는 데 핵심입니다. 이 제품은 소형 디스플레이와 센서 시스템을 더 높은 효율로 구동할 수 있으며, 실리콘보다 몇 배 더 높은 열전도율로 칩에서 발생하는 막대한 열을 빠르게 방출하여 슬림한 폼 팩터에서 안정적인 작동을 보장합니다.

단결정 탄화규소(SiC)는 가시광선 스펙트럼에서 약 2.6의 굴절률을 가지며 투명성이 뛰어나 고집적 광도파로 설계에 적합하다. 높은 굴절률 특성을 기반으로 단일층 SiC 회절 도파관은 이론적으로 약 70°의 시야(FOV)를 달성하고 무지개 패턴을 ​​효과적으로 억제할 수 있습니다. 또한 SiC는 열전도율(약 4.9W/cm·K)이 매우 높아 광학적, 기계적 소스에서 발생하는 열을 빠르게 발산시켜 온도 상승으로 인한 광학 성능 저하를 방지합니다. 또한 SiC의 높은 경도와 내마모성은 도파관 렌즈의 구조적 안정성과 장기 내구성을 크게 향상시킵니다. SiC 웨이퍼는 마이크로/나노 처리(에칭, 코팅 등)에 사용될 수 있어 마이크로 광학 구조의 통합을 촉진합니다.

"탄소 캡슐화"의 위험성: SiC 기판에 "탄소 캡슐화" 결함이 포함되어 있으면 국부적인 "단열재" 및 "전기적 결함 지점"이 됩니다. 열 흐름을 심각하게 방해해 칩의 국부적인 과열과 성능 저하를 초래할 뿐만 아니라, 미세 방전이나 누설 전류를 발생시켜 장기적으로 고부하 조건에서 AI 글래스의 디스플레이 이상, 계산 오류, 심지어 하드웨어 고장까지 일으킬 수 있다. 따라서 결함이 없는 SiC 기판은 안정적인 고성능 웨어러블 AI 하드웨어를 구현하기 위한 물리적 기반입니다.

"탄소 캡슐화"의 위험성: SiC 기판에 "탄소 캡슐화" 결함이 있는 경우 재료를 통한 가시광선 투과가 줄어들고 도파관의 국부적인 과열, 성능 저하, 디스플레이 밝기 감소 또는 이상이 발생할 수도 있습니다.

2. 고급 컴퓨팅 패키징의 혁명:

• NVIDIA CoWoS 기술의 핵심 계층

NVIDIA가 주도하는 AI 컴퓨팅 파워 경쟁에서 CoWoS(Chip-on-Wafer-on-Substrate)와 같은 고급 패키징 기술은 CPU, GPU 및 HBM 메모리 통합의 핵심이 되어 컴퓨팅 파워의 기하급수적인 성장을 가능하게 했습니다. 이 복잡한 이기종 통합 시스템에서 인터포저는 고속 상호 연결 및 열 관리를 위한 백본으로서 중요한 역할을 합니다.

SiC의 역할: 실리콘이나 유리에 비해 SiC는 매우 높은 열전도율, 칩과 더 잘 어울리는 열팽창 계수, 우수한 전기 절연 특성으로 인해 차세대 고성능 인터포저에 이상적인 소재로 간주됩니다. SiC 인터포저는 여러 컴퓨팅 코어에서 집중된 열을 보다 효율적으로 방출하고 고속 신호 전송의 무결성을 보장할 수 있습니다.

"탄소 캡슐화"의 위험성: 나노미터 수준의 상호 연결 아래에서 마이크론 수준의 "탄소 캡슐화" 결함은 "시한 폭탄"과 같습니다. 이는 국부적인 열장과 응력장을 왜곡하여 열역학적 피로와 상호 연결 금속층의 균열을 초래하고 신호 지연, 누화 또는 완전한 장애를 일으킬 수 있습니다. 수십만 위안 상당의 AI 가속 카드에서는 근본적인 물질적 결함으로 인한 시스템 오류가 용납되지 않습니다. SiC 인터포저의 절대적인 순도와 구조적 완벽성을 보장하는 것은 전체 복잡한 컴퓨팅 시스템의 신뢰성을 유지하는 초석입니다.

결론: "허용 가능한" 상태에서 "완벽하고 완벽한" 상태로 전환됩니다. 과거에는 탄화규소가 결함에 대한 내성이 어느 정도 존재하는 산업 및 자동차 분야에서 주로 사용되었습니다. 그러나 AI 안경의 소형화 세계와 NVIDIA의 CoWoS와 같은 초고가치, 초복잡 시스템에서는 재료 결함에 대한 허용 오차가 0으로 떨어졌습니다. 모든 "탄소 캡슐화" 결함은 최종 제품의 성능 한계, 신뢰성 및 상업적 성공을 직접적으로 위협합니다. 따라서 "탄소 캡슐화"와 같은 기판 결함을 극복하는 것은 더 이상 학문적이거나 공정 개선 문제가 아니라 차세대 인공 지능, 고급 컴퓨팅 및 가전 혁명을 지원하는 중요한 재료 싸움입니다.

탄소 포장은 어디에서 오는가?

Rostet al. 기상 내 물질 비율의 변화가 탄소 캡슐화의 주요 원인임을 시사하는 '농도 모델'을 제안했습니다. Li et al. 종자 흑연화가 성장이 시작되기 전에 탄소 캡슐화를 유도할 수 있다는 사실을 발견했습니다. 도가니에서 실리콘이 풍부한 분위기가 빠져나가고 실리콘 분위기와 흑연 도가니 및 기타 흑연 요소 사이의 활성 상호 작용으로 인해 탄화 규소 소스의 흑연화가 불가피합니다. 따라서 성장 챔버의 상대적으로 낮은 Si 분압은 탄소 캡슐화의 주요 원인일 수 있습니다. 그러나 Avrov et al. 탄소 캡슐화는 실리콘 결핍으로 인해 발생하지 않는다고 주장했습니다. 따라서 과도한 실리콘으로 인한 흑연 요소의 강한 부식이 탄소 함유물의 주요 원인일 수 있습니다. 이 논문의 직접적인 실험 증거는 소스 표면의 미세한 탄소 입자가 탄화 규소 단결정의 성장 전면으로 이동하여 탄소 캡슐화를 형성할 수 있음을 보여줍니다. 이 결과는 성장실 내 미세한 탄소 입자의 생성이 탄소 캡슐화의 주요 원인임을 나타냅니다. 탄화규소 단결정에서 탄소 캡슐화가 나타나는 것은 성장 챔버에서 Si의 낮은 분압 때문이 아니라 오히려 탄화규소 소스의 흑연화 및 흑연 원소의 부식으로 인해 약하게 연결된 탄소 입자가 형성되기 때문입니다.

함유물의 분포는 소스 표면의 흑연 판 패턴과 매우 유사한 것으로 보입니다. 단결정 웨이퍼의 무함유 영역은 직경이 약 3mm인 원형이며 이는 천공된 원형 구멍의 직경과 완벽하게 일치합니다. 이는 탄소 봉입이 원료 영역에서 발생함을 의미하며, 이는 원료의 흑연화가 탄소 봉입 결함을 유발함을 의미합니다.

실리콘 카바이드 결정 성장에는 일반적으로 100-150시간이 필요합니다. 성장이 진행됨에 따라 원료의 흑연화는 더욱 심해집니다. 두꺼운 결정 성장에 대한 요구에 따라 원료의 흑연화를 해결하는 것이 핵심 문제가 됩니다.

카본 랩핑 솔루션

1. PVT의 원료 승화 이론

• 표면적 대 부피 비율: 화학 시스템에서 물질의 표면적 증가 속도는 부피 증가 속도보다 훨씬 느립니다. 따라서 입자 크기가 클수록 표면적 대 부피 비율(표면적/부피)은 작아집니다.
• 증발은 표면에서 발생합니다. 입자 표면에 위치한 원자나 분자만이 기체 상태로 빠져나갈 기회를 갖습니다. 따라서 증발 속도와 총 증발량은 입자에 의해 노출된 표면적과 직접적인 관련이 있습니다.
• 큰 입자의 증발 특성: 더 작은 표면적/부피 비율. 표면 분자/원자가 적다는 것은 증발에 사용할 수 있는 표면 부위가 적다는 것을 의미합니다. (큰 입자 대 여러 개의 작은 입자) 증발 속도가 느림: 단위 시간당 입자 표면에서 빠져나가는 분자/원자가 더 적습니다. 보다 균일한 증발(종의 변화 감소): 상대적으로 작은 표면으로 인해 내부 재료가 표면으로 확산되는 데 더 긴 경로와 더 많은 시간이 필요합니다. 증발은 주로 가장 바깥쪽 층에서 발생합니다.
• 작은 입자 원료(큰 표면적 대 부피 비율): "비연소"(증발/승화는 극적으로 변화합니다): 작은 입자는 거의 전체가 고온에 노출되어 급속한 "가스화"를 일으킵니다. 매우 빠르게 승화하며 초기 단계에서는 주로 가장 쉽게 승화되는 구성 요소(일반적으로 실리콘이 풍부한 가스)를 방출합니다. 곧, 작은 입자의 표면은 탄소가 풍부해집니다(탄소는 상대적으로 승화하기 어렵기 때문입니다). 이로 인해 승화 가스의 조성 전후에 상당한 차이가 발생합니다. 가스는 실리콘이 풍부하게 시작되고 나중에 탄소가 풍부해집니다.

• 0.5mm 원료로 성장완료
• 1~2mm 자가전파방식 원료로 성장완성
• 4~10mm CVD 원료로 성장 완료

위 다이어그램에서 볼 수 있듯이 원료 입자 크기를 늘리면 원료 내 Si 성분의 우선적 휘발을 억제하여 전체 성장 과정에서 기상 조성을 보다 안정적으로 만들고 원료의 흑연화 문제를 해결하는 데 도움이 됩니다. 대입자 CVD 재료, 특히 크기가 8mm보다 큰 원료는 흑연화 문제를 완전히 해결하여 기판의 탄소 봉지 결함을 제거할 것으로 기대됩니다.

결론과 전망

CVD 방법으로 합성된 큰 입자, 고순도, 화학양론적 SiC 원료는 본질적으로 낮은 표면적 대 부피 비율을 가지며 PVT 방법을 사용하여 SiC 단결정 성장을 위한 매우 안정적이고 제어 가능한 승화 소스를 제공합니다. 이는 원료 형태의 변화일 뿐만 아니라 PVT 공법의 열역학적, 운동학적 환경을 근본적으로 재구성하고 최적화하는 것입니다.

응용 프로그램의 장점은 다음과 같이 직접적으로 해석됩니다.

• 더욱 높은 단결정 품질: MOSFET, IGBT 등 고전압, 고전력 디바이스에 적합한 저결함 기판 생산을 위한 소재 기반을 구축합니다.
• 더 나은 프로세스 경제성: 성장률 안정성, 원자재 활용도 및 프로세스 수율을 개선하여 값비싼 SiC 기판 가격을 낮추고 다운스트림 애플리케이션의 광범위한 채택을 촉진합니다.
• 더 큰 결정 크기: 8인치 이상의 SiC 단결정 산업화에는 안정적인 공정 조건이 더 유리합니다.