칩 제조 공정 (2/2)에 대한 완전한 설명 : 웨이퍼에서 포장 및 테스트에 이르기까지

각 반도체 제품의 제조에는 수백 개의 공정이 필요하며 전체 제조 공정은 8 단계로 나뉩니다.웨이퍼 가공 - 산화 - 포토 리소그래피 - 에칭 - 박막 증착 - 상호 연결 - 테스트 - 포장.

---

5 단계 : 박막 증착

칩 내부에 마이크로 장치를 만들려면 박막 층을 지속적으로 퇴적하고 에칭하여 초과 부품을 제거하고 다른 장치에 일부 재료를 추가해야합니다. 각 트랜지스터 또는 메모리 셀은 위의 프로세스를 통해 단계별로 구축됩니다. 우리가 여기서 이야기하고있는 "박막"은 일반적인 기계적 처리 방법으로 제조 할 수없는 1 미크론 (μm, 백만 분 미터) 미만의 "필름"을 나타냅니다. 웨이퍼에 필요한 분자 또는 원자 단위를 포함하는 필름을 배치하는 과정은 "증착"입니다.

다층 반도체 구조를 형성하려면 먼저 장치 스택을 만들어야합니다. 즉, 웨이퍼 표면에 여러 층의 얇은 금속 (전도성) 필름 및 유전체 (절연) 필름의 여러 층을 번갈아 가려고 반복 된 에칭 프로세스를 통해 과도한 부품을 제거해야합니다. 증착 공정에 사용될 수있는 기술은 화학 증기 증착 (CVD), 원자 층 증착 (ALD) 및 물리 증기 증착 (PVD)을 포함하며, 이들 기술을 사용한 방법은 건조 및 습식 증착으로 나눌 수있다.

화학 기상 증착 (CVD)

화학 증기 증착에서, 전구체 가스는 반응 챔버에서 반응하여 웨이퍼의 표면에 부착 된 박막을 형성하고 챔버에서 펌핑되는 부산물을 형성한다. 혈장 강화 화학 증기 증착은 혈장을 사용하여 반응물 ​​가스를 생성합니다. 이 방법은 반응 온도를 줄여 온도에 민감한 구조에 이상적입니다. 혈장을 사용하면 증착의 수를 줄이고 종종 고품질 필름을 초래할 수 있습니다.

원자 층 증착 (ALD)

원자 층 증착은 한 번에 몇 개의 원자 층 만 증착하여 박막을 형성합니다. 이 방법의 핵심은 특정 순서로 수행되는 독립 단계를 순환하고 잘 제어하는 ​​것입니다. 웨이퍼 표면을 전구체로 코팅하는 것이 첫 번째 단계이며, 다른 가스가 전구체와 반응하여 웨이퍼 표면에서 원하는 물질을 형성합니다.

물리 증기 증착 (PVD)

이름에서 알 수 있듯이 물리 증기 증착은 물리적 수단에 의해 박막의 형성을 지칭한다. 스퍼터링은 아르곤 플라즈마를 사용하여 대상으로부터 원자를 스퍼터링하여 웨이퍼 표면에 퇴적하여 박막을 형성하는 물리적 증기 증착 방법입니다. 경우에 따라, 퇴적 된 필름은 자외선 열 처리 (UVTP)와 같은 기술을 통해 처리 및 개선 될 수있다.

6 단계 : 상호 연결

반도체의 전도도는 도체와 비전 도관 (즉, 절연체) 사이에있어 전기 흐름을 완전히 제어 할 수 있습니다. 웨이퍼 기반 리소그래피, 에칭 및 증착 프로세스는 트랜지스터와 같은 부품을 구축 할 수 있지만 전력 및 신호의 전송 및 수신을 가능하게하려면 연결해야합니다.

금속은 전도도로 인해 회로 상호 연결에 사용됩니다. 반도체에 사용되는 금속은 다음 조건을 충족해야합니다.

· 저항력이 낮습니다: 금속 회로는 전류를 통과해야하므로 금속은 저항이 낮아야합니다.

· 열 화학적 안정성: 금속 상호 연결 공정 동안 금속 재료의 특성은 변경되지 않아야합니다.

· 높은 신뢰성: 통합 회로 기술이 발전함에 따라 소량의 금속 상호 연결 재료조차 충분한 내구성이 있어야합니다.

· 제조 비용: 처음 세 가지 조건이 충족 되더라도 재료 비용이 너무 높아서 대량 생산의 요구를 충족시킬 수 없습니다.

상호 연결 공정은 주로 알루미늄과 구리의 두 가지 재료를 사용합니다.

알루미늄 상호 연결 공정

알루미늄 상호 연결 공정은 알루미늄 증착, 포토 레지스트 적용, 노출 및 발달로 시작하여 에칭 한 다음 산화 공정에 들어가기 전에 과량의 알루미늄 및 포토 레지스트를 선택적으로 제거합니다. 상기 단계가 완료되면, 상호 연결이 완료 될 때까지 포토 리소그래피, 에칭 및 증착 프로세스가 반복됩니다.

알루미늄은 우수한 전도도 외에도 포토 리소그래피, 에칭 및 퇴적물이 쉽습니다. 또한, 산화물 필름에 대한 저렴한 비용과 우수한 접착력이 있습니다. 그것의 단점은 부식하기 쉽고 녹는 점이 낮다는 것입니다. 또한, 알루미늄이 실리콘과 반응하고 연결 문제를 일으키는 것을 방지하려면 웨이퍼에서 별도의 알루미늄에 금속 침전물을 첨가해야합니다. 이 예금은 "배리어 금속"이라고합니다.

알루미늄 회로는 증착에 의해 형성된다. 웨이퍼가 진공 챔버에 들어간 후, 알루미늄 입자에 의해 형성된 박막이 웨이퍼에 부착 될 것이다. 이 과정을 "증기 증착 (VD)"이라고하며, 여기에는 화학 증기 증착 및 물리 증기 증착이 포함됩니다.

구리 상호 연결 공정

반도체 프로세스가 더욱 정교 해지고 장치 크기가 줄어들면서 알루미늄 회로의 연결 속도와 전기 특성이 더 이상 적합하지 않으며 크기와 비용 요구 사항을 모두 충족하는 새로운 도체가 필요합니다. 구리가 알루미늄을 대체 할 수있는 첫 번째 이유는 저항이 낮아서 장치 연결 속도가 빠를 수 있기 때문입니다. 구리는 또한 전류가 알루미늄보다 금속을 통해 흐를 때 금속 이온의 움직임 인 전자 이민에 더 저항력이 있기 때문에 더 신뢰할 수 있습니다.

그러나, 구리는 화합물을 쉽게 형성하지 않기 때문에 웨이퍼 표면에서 증기화되고 제거하기가 어렵다. 이 문제를 해결하기 위해 구리를 에칭하는 대신, 우리는 필요한 경우 트렌치와 vias로 구성된 금속 라인 패턴을 형성 한 다음, 위에서 언급 한 "패턴"을 구리로 채우기 위해 "damascene"이라는 과정 인 상호 연결을 달성하는 금속 선 패턴을 형성하고 에칭하고 에칭합니다.

구리 원자가 계속 유전체로 확산 될 때, 후자의 단열재는 감소하고 구리 원자를 추가 확산으로부터 차단하는 장벽 층을 생성한다. 이어서, 얇은 구리 종자 층이 배리어 층에 형성된다. 이 단계는 전기 도금을 허용하며, 이는 구리로 높은 종횡비 패턴을 충전하는 것입니다. 충전 후, 과량의 구리는 금속 화학 기계적 연마 (CMP)에 의해 제거 될 수있다. 완료 후, 산화물 필름을 퇴적 할 수 있고, 광선화 및 에칭 과정에 의해 과도한 필름을 제거 할 수있다. 위의 프로세스는 구리 상호 연결이 완료 될 때까지 반복해야합니다.

상기 비교로부터, 구리 상호 연결과 알루미늄 상호 연결의 차이는 과량의 구리가 에칭 대신 금속 CMP에 의해 제거된다는 것을 알 수있다.

7 단계 : 테스트

테스트의 주요 목표는 반도체 칩의 품질이 특정 표준을 충족하여 결함이있는 제품을 제거하고 칩의 신뢰성을 향상시키는 지 확인하는 것입니다. 또한 테스트 된 결함 제품은 포장 단계에 들어 가지 않으므로 비용과 시간을 절약 할 수 있습니다. 전자 다이 분류 (EDS)는 웨이퍼의 테스트 방법입니다.

eds는 웨이퍼 상태에서 각 칩의 전기적 특성을 검증하고 반도체 수율을 향상시키는 프로세스입니다. ED는 다음과 같이 5 단계로 나눌 수 있습니다.

01 전기 매개 변수 모니터링 (EPM)

EPM은 반도체 칩 테스트의 첫 단계입니다. 이 단계는 반도체 통합 회로에 필요한 각 장치 (트랜지스터, 커패시터 및 다이오드 포함)를 테스트하여 전기 매개 변수가 표준을 충족하도록합니다. EPM의 주요 기능은 측정 된 전기 특성 데이터를 제공하는 것인데, 이는 반도체 제조 공정 및 제품 성능의 효율성을 향상시키는 데 사용될 것입니다 (결함있는 제품을 감지하지 않음).

02 웨이퍼 노화 테스트

반도체 결함 속도는 두 가지 측면, 즉 제조 결함 비율 (초기 단계에서 더 높음)과 전체 수명주기의 결함 속도에서 비롯됩니다. 웨이퍼 노화 테스트는 특정 온도 및 AC/DC 전압 하에서 웨이퍼를 테스트하여 초기 단계에서 결함이있는 제품, 즉 잠재적 결함을 발견하여 최종 제품의 신뢰성을 향상시킵니다.

03 탐지

노화 테스트가 완료된 후, 반도체 칩은 프로브 카드를 사용하여 테스트 장치에 연결해야하며, 웨이퍼에서 온도, 속도 및 모션 테스트를 수행하여 관련 반도체 기능을 확인할 수 있습니다. 특정 테스트 단계에 대한 설명은 표를 참조하십시오.

04 수리

문제가있는 구성 요소를 교체하여 일부 결함이있는 칩을 수리 할 수 ​​있기 때문에 수리는 가장 중요한 테스트 단계입니다.

05 도트

전기 테스트에 실패한 칩은 이전 단계에서 분류되었지만 여전히 구별하려면 표시해야합니다. 과거에는 결함이있는 칩을 특수 잉크로 표시하여 육안으로 식별 할 수 있도록해야했지만 이제는 시스템이 테스트 데이터 값에 따라 자동으로 정렬됩니다.

8 단계 : 포장

이전의 몇 가지 프로세스 후, 웨이퍼는 동일한 크기 ( "단일 칩"이라고도 함)의 정사각형 칩을 형성합니다. 다음으로해야 할 일은 절단하여 개별 칩을 얻는 것입니다. 새로 절단 칩은 매우 깨지기 쉽고 전기 신호를 교환 할 수 없으므로 별도로 처리해야합니다. 이 공정은 포장이며, 여기에는 반도체 칩 외부에 보호 쉘을 형성하고 전기 신호를 외부와 교환 할 수 있습니다. 전체 포장 공정은 5 단계, 즉 웨이퍼 톱니, 단일 칩 부착, 상호 연결, 성형 및 포장 테스트로 나뉩니다.

01 웨이퍼 톱질

웨이퍼에서 수많은 조밀하게 배열 된 칩을 자르려면 두께가 포장 공정의 요구를 충족 할 때까지 웨이퍼 뒷면을 먼저 조심스럽게 "갈아"해야합니다. 연삭 후, 반도체 칩이 분리 될 때까지 웨이퍼의 서기관을 따라 절단 할 수 있습니다.

웨이퍼 톱질 기술에는 블레이드 절단, 레이저 절단 및 플라즈마 절단의 세 가지 유형이 있습니다. 블레이드 다이 싱은 웨이퍼를 자르기 위해 다이아몬드 블레이드를 사용하는 것입니다. 이는 마찰 열과 잔해가 발생하기 쉬운 웨이퍼를 손상시킵니다. 레이저 다이 싱은 정밀도가 높으며 두께가 얇거나 작은 서기관 간격으로 웨이퍼를 쉽게 처리 할 수 ​​있습니다. 플라즈마 다이 싱은 플라즈마 에칭의 원리를 사용하므로 Scribe 라인 간격이 매우 작 더라도이 기술도 적용 할 수 있습니다.

02 단일 웨이퍼 부착

모든 칩이 웨이퍼로부터 분리 된 후에는 개별 칩 (단일 웨이퍼)을 기판 (리드 프레임)에 부착해야합니다. 기판의 기능은 반도체 칩을 보호하고 전기 신호를 외부 회로로 교환 할 수 있도록하는 것입니다. 액체 또는 고체 테이프 접착제는 칩을 부착하는 데 사용될 수 있습니다.

03 상호 연결

칩을 기판에 부착 한 후에도 전기 신호 교환을 달성하려면이 둘의 접촉점을 연결해야합니다. 이 단계에는 사용할 수있는 두 가지 연결 방법이 있습니다 : 얇은 금속 와이어를 사용한 와이어 본딩 및 구형 금 블록 또는 주석 블록을 사용한 플립 칩 본딩. 와이어 본딩은 전통적인 방법이며 플립 칩 본딩 기술은 반도체 제조 속도를 높일 수 있습니다.

04 성형

반도체 칩의 연결을 완료 한 후, 온도 및 습도와 같은 외부 조건으로부터 반도체 통합 회로를 보호하기 위해 칩 외부에 패키지를 추가하는 성형 공정이 필요합니다. 패키지 금형이 필요에 따라 만들어진 후, 우리는 반도체 칩과 에폭시 성형 화합물 (EMC)을 곰팡이에 넣고 밀봉해야합니다. 밀봉 된 칩은 최종 형태입니다.

05 포장 테스트

이미 최종 양식을 가진 칩도 최종 결함 테스트를 통과해야합니다. 최종 테스트에 들어가는 모든 완성 된 반도체 칩은 완료된 반도체 칩입니다. 그들은 테스트 장비에 배치되며 전기, 기능 및 속도 테스트를위한 전압, 온도 및 습도와 같은 다양한 조건을 설정합니다. 이러한 테스트의 결과는 결함을 발견하고 제품 품질 및 생산 효율성을 향상시키는 데 사용될 수 있습니다.

포장 기술의 진화

칩 크기가 감소하고 성능 요구 사항이 증가함에 따라 포장은 지난 몇 년 동안 많은 기술 혁신을 겪었습니다. 미래 지향적 인 포장 기술 및 솔루션에는 WLP (Wefer Level Packaging), RDL (Rumping Processes and Rdisplition Layer) 기술과 같은 전통적인 백엔드 프로세스에 대한 증착 사용, 프론트 엔드 웨이퍼 제조를위한 에칭 및 청소 기술이 포함됩니다.

고급 포장이란 무엇입니까?

전통적인 포장은 각 칩을 웨이퍼에서 잘라 내고 금형에 넣어야합니다. 웨이퍼 레벨 패키징 (WLP)은 칩을 여전히 웨이퍼에 직접 포장하는 고급 포장 기술 유형입니다. WLP 과정은 먼저 포장하고 테스트 한 다음 한 번에 웨이퍼에서 형성된 칩을 분리하는 것입니다. 기존 포장과 비교할 때 WLP의 장점은 생산 비용이 낮습니다.

고급 포장은 2D 포장, 2.5D 포장 및 3D 포장으로 나눌 수 있습니다.

더 작은 2D 포장

앞에서 언급 한 바와 같이, 포장 공정의 주요 목적에는 반도체 칩의 신호를 외부로 보내는 것이 포함되며, 웨이퍼에 형성된 범프는 입력/출력 신호를 보내기위한 접촉점이다. 이러한 범프는 팬인 및 팬 아웃으로 나뉩니다. 이전의 팬 모양은 칩 내부에 있으며 후자의 팬 모양은 칩 범위를 넘어선 것입니다. 입력/출력 신호 I/O (입력/출력)를 호출하고 입력/출력 수를 I/O 카운트라고합니다. I/O 카운트는 포장 방법을 결정하는 데 중요한 기초입니다. I/O 카운트가 낮 으면 팬인 포장이 사용됩니다. 포장 후에 칩 크기가 크게 변하지 않기 때문에이 프로세스를 칩 스케일 패키징 (CSP) 또는 웨이퍼 레벨 칩 스케일 패키징 (WLCSP)이라고도합니다. I/O 수가 높으면 일반적으로 팬 아웃 포장이 사용되며 신호 라우팅을 가능하게하는 범프 외에도 재분배 레이어 (RDL)가 필요합니다. 이것은 "팬 아웃 웨이퍼 수준 포장 (Fowlp)입니다.

2.5D 포장

2.5D 포장 기술은 두 가지 이상의 칩 유형을 단일 패키지에 넣는 동시에 신호를 측면으로 라우팅 할 수 있으므로 패키지의 크기와 성능을 향상시킬 수 있습니다. 가장 널리 사용되는 2.5D 패키징 방법은 실리콘 인터페이스를 통해 메모리 및 로직 칩을 단일 패키지에 넣는 것입니다. 2.5D 포장에는 실리콘 vias (TSV), 마이크로 범프 및 미세 피치 RDL과 같은 핵심 기술이 필요합니다.

3D 포장

3D 포장 기술은 신호를 수직으로 라우팅 할 수 있도록 두 가지 이상의 칩을 단일 패키지에 넣을 수 있습니다. 이 기술은 더 작고 더 높은 I/O 카운트 반도체 칩에 적합합니다. TSV는 높은 I/O 카운트가있는 칩에 사용될 수 있으며, 와이어 결합은 낮은 I/O 카운트가있는 칩에 사용될 수 있으며 궁극적으로 칩이 수직으로 배열되는 신호 시스템을 형성 할 수 있습니다. 3D 포장에 필요한 핵심 기술에는 TSV 및 마이크로 범프 기술이 포함됩니다.

지금까지 반도체 제품 제조 "웨이퍼 가공 - 산화 - 포토 리소그래피 - 에칭 - 박막 증착 - 상호 연결 - 테스트 - 포장"의 8 단계가 완전히 도입되었습니다. "모래"에서 "칩"에 이르기까지 반도체 기술은 "돌을 금으로 돌리는"실제 버전을 수행하고 있습니다.

---

Vetek 반도체는 전문 중국의 전문 중국 제조업체입니다탄탈 룸 카바이드 코팅, 실리콘 카바이드 코팅, 특별한 흑연, 실리콘 카바이드 세라믹그리고다른 반도체 세라믹. Vetek 반도체는 반도체 산업을위한 다양한 SIC 웨이퍼 제품에 대한 고급 솔루션을 제공하기 위해 노력하고 있습니다.

위의 제품에 관심이 있으시면 언제든지 저희에게 직접 연락하십시오.  

폭도 : +86-180 6922 0752

WhatsApp : +86 180 6922 0752

이메일 : Anny@veteksemi.com