칩 제조 공정 (1/2)에 대한 완전한 설명 : 웨이퍼에서 포장 및 테스트에 이르기까지

각 반도체 제품의 제조에는 수백 개의 공정이 필요하며 전체 제조 공정은 8 단계로 나뉩니다.웨이퍼 처리 - 산화 - 포토 리소그래피 - 에칭 - 박막 증착 - 상호 연결 - 테스트 - 포장.

Semiconductor Manufacturing Process

Step 1:웨이퍼 처리

모든 반도체 프로세스는 모래 한 덩어리로 시작합니다! 모래에 포함 된 실리콘은 웨이퍼를 생산하는 데 필요한 원료이기 때문입니다. 웨이퍼는 실리콘 (SI) 또는 갈륨 아르 세 나이드 (GAA)로 만든 단결정 실린더에서 둥근 슬라이스로 절단됩니다. 고순도 실리콘 재료를 추출하기 위해, 최대 95%의 이산화 실리콘 함량을 갖는 특수 재료 인 실리카 모래가 필요하며, 이는 또한 웨이퍼를 만드는 주요 원료이기도합니다. 웨이퍼 처리는 위의 웨이퍼를 만드는 과정입니다.

Ingot 캐스팅

먼저, 일산화탄소와 실리콘을 분리하기 위해 모래를 가열해야하며, 초고 순도 전자 등급 실리콘 (EG-SI)이 얻어 질 때까지 공정이 반복됩니다. 고순도 실리콘은 액체로 녹아 반도체 제조의 첫 단계 인 "잉곳"이라고하는 단결정 고형 형태로 굳 힙니다.

실리콘 잉곳 (실리콘 기둥)의 제조 정밀도는 매우 높으며 나노 미터 수준에 도달하며 널리 사용되는 제조 방법은 Czochralski 방법입니다.

잉곳 절단

이전 단계가 완료되면 다이아몬드 톱으로 잉곳의 두 끝을 차단 한 다음 특정 두께의 얇은 조각으로자를 필요가 있습니다. Ingot 슬라이스의 직경은 웨이퍼의 크기를 결정합니다. 더 크고 얇은 웨이퍼는 더 유용한 단위로 나눌 수있어 생산 비용을 줄일 수 있습니다. 실리콘 잉곳을 자른 후, 슬라이스에 "평평한 영역"또는 "덴트"자국을 추가하여 처리 방향을 후속 단계에서 표준으로 설정할 수 있어야합니다.

웨이퍼 표면 연마

상기 절단 과정을 통해 얻은 슬라이스를 "베어 웨이퍼", 즉 처리되지 않은 "원시 웨이퍼"라고합니다. 베어 웨이퍼의 표면은 고르지 않으며 회로 패턴을 직접 인쇄 할 수 없습니다. 따라서, 먼저 연삭 및 화학적 에칭 공정을 통해 표면 결함을 제거한 다음, 연마하여 매끄러운 표면을 형성 한 다음 세척을 통해 잔류 오염 물질을 제거하여 깨끗한 표면으로 완성 된 웨이퍼를 얻습니다.

2 단계 : 산화

산화 과정의 역할은 웨이퍼 표면에 보호 필름을 형성하는 것입니다. 화학적 불순물로부터 웨이퍼를 보호하고, 누출 전류가 회로에 들어가는 것을 방지하고, 이온 이식 중에 확산을 방지하며, 에칭 중에 웨이퍼가 미끄러지는 것을 방지합니다.

산화 과정의 첫 번째 단계는 불순물과 오염 물질을 제거하는 것입니다. 유기물, 금속 불순물을 제거하고 잔류 물을 증발시키는 데 4 단계가 필요합니다. 청소 후, 웨이퍼는 섭씨 800 ~ 1200 도의 고온 환경에 배치 될 수 있으며, 이산화 실 (즉, "산화물") 층은 웨이퍼 표면의 산소 또는 증기의 흐름에 의해 형성된다. 산소는 산화물 층을 통해 확산되고 실리콘과 반응하여 다양한 두께의 산화물 층을 형성하고, 산화가 완료된 후에 그 두께를 측정 할 수있다.

Oxidation process

건조 산화 및 습식 산화 산화 반응에서 상이한 산화제에 따라 열 산화 공정은 건조 산화 및 습식 산화로 나눌 수 있습니다. 전자는 순수한 산소를 사용하여 이산화 실리콘 층을 생성하는데, 이는 느리지 만 산화물 층은 얇고 밀도입니다. 후자는 산소와 가용성이 높은 수증기를 모두 필요로하며, 이는 빠른 성장 속도를 특징으로하지만 밀도가 낮은 비교적 두꺼운 보호 층을 특징으로한다.

산화제 외에도, 이산화 실리콘 층의 두께에 영향을 미치는 다른 변수가 있습니다. 첫째, 웨이퍼 구조, 표면 결함 및 내부 도핑 농도는 산화물 층 생성 속도에 영향을 미칩니다. 또한, 산화 장비에 의해 생성 된 압력 및 온도가 높을수록 산화물 층이 더 빨리 생성됩니다. 산화 공정 동안, 웨이퍼를 보호하고 산화 정도의 차이를 줄이기 위해 장치의 웨이퍼 위치에 따라 더미 시트를 사용해야합니다.

Dry oxidation and wet oxidation

3 단계 : 포토 리소그래피

포토 리소그래피는 회로 패턴을 빛을 통해 웨이퍼에 "인쇄"하는 것입니다. 우리는 웨이퍼 표면의 반도체 제조에 필요한 평면 맵을 그리는 것으로 이해할 수 있습니다. 회로 패턴의 미세가 높을수록 완성 된 칩의 통합이 높아지고 고급 포토 리소그래피 기술을 통해 달성해야합니다. 구체적으로, 포토 리소그래피는 코팅 포토 레지스트, 노출 및 개발의 세 단계로 나눌 수 있습니다.

코팅

웨이퍼에 회로를 그리는 첫 번째 단계는 산화물 층에 포토 레지스트를 코팅하는 것입니다. Photoresist는 화학적 특성을 변경하여 웨이퍼를 "광자 종이"로 만듭니다. 웨이퍼 표면에있는 광자주의 층이 얇을수록 코팅이 더 균일하고 인쇄 할 수있는 패턴이 더 미세하다. 이 단계는 "스핀 코팅"방법으로 수행 할 수 있습니다. 광 (자외선) 반응성의 차이에 따르면, 포토 레지스트는 양성과 음성의 두 가지 유형으로 나눌 수 있습니다. 전자는 빛에 노출 된 후 분해되고 사라지고, 노출되지 않은 영역의 패턴을 남기고, 후자는 빛에 노출 된 후 중합되어 노출 된 부품의 패턴을 나타냅니다.

노출

포토 레지스트 필름이 웨이퍼에 덮인 후, 광 노출을 제어함으로써 회로 인쇄를 완료 할 수 있습니다. 이 과정을 "노출"이라고합니다. 우리는 노출 장비를 통해 선택적으로 빛을 전달할 수 있습니다. 빛이 회로 패턴을 함유 한 마스크를 통과 할 때, 회로는 아래의 포토 레지스트 필름으로 코팅 된 웨이퍼에 인쇄 될 수있다.

노출 과정에서 인쇄 패턴이 더 미세할수록 최종 칩이 수용 할 수있는 구성 요소가 많아서 생산 효율성을 향상시키고 각 구성 요소의 비용을 줄이는 데 도움이됩니다. 이 분야에서 현재 많은 관심을 끌고있는 새로운 기술은 EUV 리소그래피입니다. Lam Research Group은 전략적 파트너 ASML 및 IMEC와 함께 새로운 드라이 필름 포토 레지스트 기술을 공동으로 개발했습니다. 이 기술은 해상도 (미세 조정 회로 폭의 핵심 요소)를 개선하여 EUV 리소그래피 노출 공정의 생산성과 수율을 크게 향상시킬 수 있습니다.

Photolithography

개발

노출 후 단계는 웨이퍼에 개발자를 스프레이하는 것입니다. 목적은 인쇄 된 회로 패턴이 드러날 수 있도록 패턴의 미확인 영역에서 포토 레지스트를 제거하는 것입니다. 개발이 완료된 후 회로 다이어그램의 품질을 보장하기 위해 다양한 측정 장비 및 광학 현미경으로 점검해야합니다.

4 단계 : 에칭

회로 다이어그램의 포토 리소그래피가 웨이퍼에서 완료된 후, 에칭 프로세스는 과도한 산화물 필름을 제거하고 반도체 회로도 만 남겨 두는 데 사용됩니다. 이를 위해 액체, 가스 또는 혈장을 사용하여 선택된 초과 부품을 제거합니다. 사용 된 물질에 따라 두 가지 주요 에칭 방법이 있습니다 : 특정 화학 용액을 사용하여 습식 에칭하여 산화물 필름을 제거하기 위해 화학적으로 반응하고 가스 또는 플라즈마를 사용한 건식 에칭.

젖은 에칭

산화물 필름을 제거하기 위해 화학 용액을 사용한 습식 에칭은 저비용, 빠른 에칭 속도 및 높은 생산성의 장점을 가지고 있습니다. 그러나 습식 에칭은 등방성입니다. 즉, 속도는 어떤 방향에서도 동일합니다. 이로 인해 마스크 (또는 민감한 필름)가 에칭 된 산화물 필름과 완전히 정렬되지 않으므로 매우 미세한 회로도를 처리하기가 어렵습니다.

Wet etching

드라이 에칭

건식 에칭은 세 가지 유형으로 나눌 수 있습니다. 첫 번째는 에칭 가스 (주로 불화 수소)를 사용하는 화학 에칭입니다. 습식 에칭과 마찬가지로이 방법은 등방성이므로 미세한 에칭에 적합하지 않음을 의미합니다.

두 번째 방법은 혈장에서 이온을 사용하여 과도한 산화물 층에 영향을 미치고 제거하는 물리적 스퍼터링입니다. 이방성 에칭 방법으로서, 스퍼터링 에칭은 수평 및 수직 방향에서 다른 에칭 속도를 가지므로 화학적 에칭보다 더 우수합니다. 그러나이 방법의 단점은 에칭 속도가 이온 충돌로 인한 물리적 반응에 전적으로 의존하기 때문에 속도가 느리다는 것입니다.

마지막 세 번째 방법은 반응성 이온 에칭 (RIE)입니다. RIE는 처음 두 가지 방법, 즉 이온화 물리적 에칭에 혈장을 사용하면서 혈장 활성화 후 생성 된 자유 라디칼의 도움으로 화학 에칭이 수행됩니다. 처음 두 가지 방법을 초과하는 에칭 속도 외에도 Rie는 이온의 이방성 특성을 사용하여 고정밀 패턴 에칭을 달성 할 수 있습니다.

오늘날, 건식 에칭은 미세한 반도체 회로의 수율을 향상시키는 데 널리 사용되었습니다. 풀 웨이퍼에 테칭 균일 성을 유지하고 에칭 속도를 높이는 것이 중요하며, 오늘날 가장 고급 드라이 에칭 장비는 고급 논리 및 메모리 칩을 더 높은 성능으로 생산하는 것을 지원하고 있습니다.

Reactive Ion Etching (RIE) 1

Reactive Ion Etching (RIE) 2

Vetek 반도체는 전문 중국의 전문 중국 제조업체입니다탄탈 룸 카바이드 코팅, 실리콘 카바이드 코팅, 특별한 흑연, 실리콘 카바이드 세라믹그리고다른 반도체 세라믹. Vetek 반도체는 반도체 산업을위한 다양한 SIC 웨이퍼 제품에 대한 고급 솔루션을 제공하기 위해 노력하고 있습니다.